Keywords: archi

Next: Mémoire cache Up: Mémoire principale Previous: Organisation

#### Mémoire dynamique DRAM

Du fait de leur grande capacité et de leur structure interne, les circuits de mémoire dynamique multiplexent le bus adresse : l'adresse de n bits d'un mot est envoyé en 2 fois n/2 bis. Deux signaux indiquent si la demi adresse courante est en fait les bits de poids faible ou de poits fort de l'adresse. Ces signaux sont nommés RAS (Row Adress Select) et CAS (Column Adress Select).

Ainsi pour réaliser une mémoire de 16 M mots de 1 bit à partir de circuits de 4 M mots de 1 bit, on assemble 4 circuits différenciés par le signal CAS.

Ce type de mémoire nécessite un compteur mémorisant le numéro de ligne devant subir un cycle de rafraichissement (refresh counter).

Un contrôleur de mémoire dynamique est un circuit intégré qui regroupe :

- la partie compteur
- la partie multiplexage d'adresses
- la partie génération des signaux CAS et RAS
- d'autres fonctionalités (contrôle d'accès au bus de données, cf plus tard...)